국내 연구진이 고성능 디스플레이에 필요한 p형 반도체 기술을 개발했다. 집적도를 높이기 위한 적층형 반도체 구현에도 활용할 수 있어 초저전력 반도체 구현에도 활용할 수 있다.
한국전자통신연구원(ETRI)은 텔레늄(Te) 기반의 p형 반도체를 개발해 적층형 반도체 구현에 성공했다고 23일 밝혔다.
반도체는 분순불 첨가 여부에 따라 진성반도체와 불순물 반도체로 구분된다. 진성반도체는 불순물을 첨가하지 않은 순수한 경우를 말하며, 불순물 반도체는 전기전도도를 조절하기 위해 불순물을 첨가한 경우를 말한다. 불순물 반도체는 첨가된 불순물의 종류에 따라 다시 n형 반도체와 p형 반도체로 나눌 수 있다.
현재 디스플레이에는 주로 인듐갈륨아연산화물(IGZO)을 이용한 n형 산화물 반도체가 사용된다. p형 반도체는 고주사율 디스플레이 개발이 가능하지만, n형 산화물 반도체보다 제작이 어렵고 제조 비용이 비싸다는 한계가 있다. 그러나 최근 고성능 디스플레이가 활용되면서 p형 반도체 수요가 커지고 있다.
ETRI 연구진은 텔레늄(Te)에 셀레늄(Se)을 첨가해 p형 반도체를 개발하는 데 성공했다. 텔레늄에서 전자가 빠져나간 구멍인 정공을 통해 전자의 이동도를 개선하고 기존 소자보다 전류비를 개선해 성능을 높였다.
텔레늄 기반의 p형 반도체와 n형 산화물 반도체를 결합해 전자의 흐름도 제어했다. 텔레늄의 두께를 조절하면 n형 트랜지스터의 안정성도 높일 수 있는 것으로 나타났다.
연구진은 이번에 개발한 p형 반도체를 ‘적층형 반도체’로 구현하는 데도 성공했다. 최근 반도체 산업에서는 소자의 집적도를 높이기 위한 미세 공정이 주목 받고 있다. 그러나 미세 공정으로는 집적도를 높이기 어려워 반도체 칩을 쌓는 적층 기술이 활용되고 있다. 여러 개의 실리콘 웨이퍼를 기판 위에 쌓고 실리콘 전극으로 연결하는 방식이다. 다만 비용이 비싸면서 수율이 낮다는 단점이 있다.
연구진은 n형 반도체와 텔레늄 기반 p형 반도체를 쌓아 공정 비용을 줄일 수 있다는 것을 확인했다. 실리콘 전극으로 연결하지 않고 기판을 층층이 쌓는 방식은 섭씨 300도 이상의 고온 공정이 필요했으나, 공정 온도도 크게 낮춰 상용화도 가능하다는 것이 연구진의 평가다.
조성행 ETRI 플렉시블전자소자연구실 책임연구원은 “유기발광다이오드(OLED)와 확장현실(XR)기기를 비롯해 차세대 디스플레이와 초저전력 상보형금속산화 반도체(CMOS) 회로에 폭넓게 활용될 것으로 기대한다”고 말했다.
연구진은 텔레늄 기반 p형 반도체를 6인치 이상 대면적 기판에서 제작하고, 다양한 회로에 적용할 수 있는지를 확인하는 후속 연구를 이어갈 예정이다.
연구 결과는 국제 학술지 ‘미국화학회 응용재료 및 인터페이스’에 지난 4월과 지난달 소개됐다.
참고 자료
ACS Applied Materials and Interfaces(2024), DOI: https://doi.org/10.1021/acsami.3c18003
ACS Applied Materials and Interfaces(2024), DOI: https://doi.org/10.1021/acsami.4c02681